Stratix® 10 デバイスのコンフィグレーション機能 - Same Course in English: Configuration for Stratix® 10 Devices 22分 このオンライン・コースでは、インテル® Stratix® 10 FPGA MX/TX Eタイル内のイーサネット・ハードIPブロックをカスタマイズする際に使用するIPコアについて紹介します。コースでは、まず、コアのさまざまなコンフィグレーションのサポートされているオプションについて説明します。次に、機能の中で、ターゲットのデザイン用にコアをカスタマイズする際に選択できるものについて明らかにします。最後に、パラメーター・エディターの使い方について説明します。このパラメーター・エディターは、インテル® Quartus® Prime ProのIP Catalog内にあり、それを使用して上述したカスタマイズを実行します。 コースの目的 使用するアプリケーションに適したStratix® 10デバイスのコンフィグレーション・ソリューションの選択 コース 前提条件 デジタルロジック回路の使用経験 FPGAアーキテクチャーについての一般知識 インテル® Quartus® Prime開発ソフトウェアを使用したコンフィグレーション・プロセスについての理解 このコースについてサポートが必要な場合は、 fpgatraining@altera.com までメールでお問い合わせください。 Reference Course Code: FPGA_OJCNFGS10. FPGA_OJCNFGS10. <p>Stratix 10 デバイスのコンフィグレーション機能</p> - 2025-12-28