第10代器件内存接口IP介绍 (Part 1) - Same Course in English: Introduction to Memory Interfaces IP in Altera® FPGA Devices 23分钟 >本次培训是4部分的第1部分。Altera新的第10代器件，包括Arria® 10和Stratix® 10器件，引入了全新，高性能的架构用于实现外部内存接口，包括运行高达2.6 Gbps 的DDR4。这一部分培训介绍可用的内存选择和描述这种架构如何使得实现如此之高性能成为可能。同时也描述了要达到这么高速率所需要的内嵌硬内存控制器的一些固有特性。 课程目标 了解Altera新的第10代器件可用的EMIF选择 理解实现内存接口新的架构特性 学习使得实现高性能接口成为可能的新的硬内存控制器特性 所需技能 数字逻辑设计背景 内存接口基础知识 熟悉Quartus II软件 熟悉培训课程列出的必要的Altera器件内存接口 如果您需要本课程的帮助，请发送电子邮件至 fpgatraining@altera.com 。 Reference Course Code: FPGA_OCMEM1121. FPGA_OCMEM1121. <p>第10代器件内存接口IP介绍 (Part 1)</p> - 2025-12-28