VHDL基础 - Same Course in English: VHDL Basics 48分钟 >这一在线课程向您简要介绍VHDL语言及其在逻辑设计中的应用。此次培训结束后，您将能够基本理解VHDL模型，知道怎样使用其每一组成。您还能理解怎样在综合和仿真环境下使用VHDL基本结构。还可以构建完整的逻辑结构，将其综合到可编程逻辑器件硬件中。最后，您会知道怎样将整个模型连接起来，建立分层设计。 课程目标 理解仿真环境与综合环境的区别 使用VHDL设计单元，包括实体、结构体、配置以及封装 使用语言构念，例如赋值语句、进程语句、条件语句、选择语句以及循环语句建立VHDL模型 创建可综合模型（行为化的编码风格） 使用VHDL组件例化来创建分层（结构化编码风格） 所需技能 数字逻辑设计背景 推荐事先了解一门编程语言（如：C语言） 如果您需要本课程的帮助，请发送电子邮件至 fpgatraining@altera.com 。 Reference Course Code: FPGA_OCHDL1110. FPGA_OCHDL1110. <p>VHDL基础</p> - 2025-12-28