クロック・ドメイン・クロッシングの考慮事項 (Japanese CDC Considerations) - Same Course in English: Clock Domain Crossing Considerations 27 Minutes このトレーニングでは、インテル® FPGAでクロック・ドメイン・クロッシングを行う際に考慮する内容を説明します。このトレーニングでは、メタスタビリティーとシンクロナイザー回路、および、インテルQuartus® プロ・エディション・ソフトウェアのタイミング・アナライザーにおけるCDC Viewerレポートツールについて説明します。また、シンプルなデザインを使用してクロック・ドメイン・クロッシングを行います。 Course Objectives At course completion, you will be able to: タイミング・アナライザーでCDC Viewerを使用クロック・ドメイン・クロッシングを行うデザインの解析クロック・ドメイン・クロッシングを行うデザインの制約 Skills Required インテルQuartus Prime開発ソフトウェア・プロ・エディションの知識タイミング・アナライザーの知識 If you need assistance with this course, please email fpgatraining@altera.com . Reference Course Code: FPGA_OJDSWCDCC. FPGA_OJDSWCDCC. <p>クロック・ドメイン・クロッシングの考慮事項 (Japanese CDC Considerations)</p>