第10代器件内存接口IP的片内调试 (Part 4) - Same Course in English: On-Chip Debugging of Memory Interfaces IP in Altera® FPGA Devices 16分钟 >本次培训是4部分的第4部分。Altera新的第10代器件，包括Arria® 10和Stratix® 10器件，引入了全新，高性能的架构用于实现外部内存接口，包括运行高达2.6 Gbps 的DDR4。这部分培训讨论EMIF ToolKit和On-Chip Debug ToolKit的使用。跟以前的器件类似，这类工具通过JTAG接口或者软件控制提供了内存接口校准和裕量的实时信息。由于第10代器件不同于以前器件的内存架构，本次培训也讨论用这类工具设计多个内存接口时系统设计的变化。课程目标使用EMIF ToolKit和On-Chip debug ToolKit在片上调试第10代内存接口配置一个有多个内存接口的设计，使得用这类工具时可以正常工作所需技能数字逻辑设计背景内存接口基础知识熟悉Quartus II软件熟悉培训课程列出的必要的Altera器件内存接口如果您需要本课程的帮助，请发送电子邮件至 fpgatraining@altera.com 。. FPGA_OCMEM1124. <p>第10代器件内存接口IP的片内调试 (Part 4)</p>