约束源同步接口 - Same Course in English: Constraining Source Synchronous Interfaces 39分钟 >此次培训向您介绍怎样通过Quartus® II软件中的TimeQuest时序分析器来约束并分析单倍数据速率源同步接口。您将了解源同步接口相对于公共时钟系统接口的优点。您能够编写SDC约束，约束单倍数据速率源同步输入和输出。您还将学习使用TimeQuest时序分析器报告并分析源同步输入和输出时序。这一课程使用了Quartus II软件v13.0。课程目标描述源同步接口的基本功能采用SDC约束功能来约束单倍数据速率源同步接口采用TimeQuest时序分析器分析单倍数据速率源同步接口的时序所需技能完成“TimeQuest时序分析器”在线培训，或者理解或者掌握：静态时序分析概念怎样为时钟和IO建立SDC约束 TimeQuest时序分析器报告特性如果您需要本课程的帮助，请发送电子邮件至 fpgatraining@altera.com 。 Reference Course Code: FPGA_OCCSS1000. FPGA_OCCSS1000. <p>约束源同步接口</p>