アルテラ® Quartus® Prime 開発ソフトウェア・プロ・エディション: Chip Planner - Same Course in English: Using Altera® Quartus® Prime Pro Software: Chip Planner 36分 このトレーニングでは、アルテラ® Quartus® Prime プロ・エディション開発ソフトウェアの一部である Chip Planner ツールを紹介します。チップ・リソース・ビュー、クリティカル・パス解析、配線輻輳解析などの Chip Planner 機能を使用したデザインの解析方法や、Logic Lock 領域のあるデザインのフロア・プランニングの方法を学習します。また、Resource Property Editor を使用してデザインの詳細を確認する方法も学習します。 コースの目的 Chip Planner を使用したデザイン解析の実行 Logic Lock 領域のあるデザインのフロア・プランニング Resource Property Editor を使用したチップリソースの実装詳細の確認 必要なスキル アルテラ Quartus Prime プロ・エディション開発ソフトウェアとアルテラ FPGA デバイスに関する知識 フロアプランおよび位置割り当ての概念に関する知識 このコースについてサポートが必要な場合は、 fpgatraining@altera.com までメールでお問い合わせください。 Reference Course Code: FPGA_OJPROCHIPPLAN. FPGA_OJPROCHIPPLAN. <p>アルテラ Quartus Prime 開発ソフトウェア・プロ・エディション: Chip Planner</p> - 2025-12-28