Signal Tap逻辑分析器: 基于状态的触发，编译和编程 (Chinese Signal Tap Logic Analyzer: State-Based Triggering, Compilation, & Programming) - 37 Minutes Signal Tap逻辑分析器培训总共分为4个部分，本培训是其中第3部分。Signal Tap嵌入式逻辑分析器(ELA)是系统级调试工具，可监控内部FPGA设计信号的状态，并在器件运行期间根据定制、用户定义条件触发，无需将信号释放到器件I/O管脚。它直接集成到您的设计中，便于执行功能调试。本部分培训讨论了基于状态的触发流程和编译一个包含逻辑分析器实例的工程的步骤。这包括对逻辑分析器进行更改时用于最小化或者完全避免重编译时间的功能和选项的讨论。本培训也介绍了如何对一个器件编程来为数据采集和分析做准备。 Course Objectives At course completion, you will be able to: 了解顺序触发流程和基于状态的触发流程之间的区别，并设置基于状态的触发流程 编译一个包含Signal Tap逻辑分析器实例的工程 在编译过程中保留信号节点，便于调试时使用 执行Rapid Recompile或者ECO编译，以便对Signal Tap节点进行更改时节省时间 Skills Required Quartus Prime软件的基础知识 外部逻辑分析器操作的知识（可选） 如果本次课程的音频没有自动开始，请先暂停播放，然后在课程播放器上播放。本次课程的音频脚本可在播放器的隐藏式字幕(CC)功能中获得。如果您需要有关本次课程的帮助，请发送电子邮件至 fpgatraining@altera.com . Reference Course Code: FPGA_OCDSW1172. FPGA_OCDSW1172. <p>Signal Tap逻辑分析器: 基于状态的触发，编译和编程 (Chinese Signal Tap Logic Analyzer: State-Based Triggering, Compilation, &amp; Programming)</p> - 2025-12-28