コース名: アルテラ® Agilex™ FPGA ネットワーク・オン・チップ (NoC) の概要と実装パート2 - Same course in English: Altera® Agilex™ FPGAs Network-on-Chip (NoC) Implementation & Optimization 63 Minutes コース概要本トレーニングは、2 部構成のトレーニングのパート 2 です。アルテラ® Agilex™ 7 M-シリーズ FPGA は、デバイスのトップとボトムの I/O ペリフェラルに、ハードでありながらカスタマイズ可能なネットワーク・オンチップ (NoC) インターコネクトを導入しています。外部メモリー・インターフェイス (EMIF) またはオンチップ高帯域幅メモリー (HBM2E) を使用するデザインに NoC を含めると、I/O での FPGA ファブリックの輻輳が緩和され、FPGA ロジックを低速で実行しながらもメモリーの帯域幅を飽和させることができるため、タイミングを収束しやすくなります。このトレーニングのパート 2 では、NoC デザインを実装するにあたって、アルテラ Quartus® プライム開発ソフトウェアを使用したデザインフローを解説します。また、デバイスのリソース・プランニングをはじめとする最適化に向けた推奨事項を紹介し、NoC デザインのベスト・パフォーマンスを実現する方法について説明します。 Course Objectives: アルテラ Quartus プライム開発ソフトウェアの IP とツールを使用した NoC デザインを実装する NoC デザインに向けたデバイスリソース使用率をプランニングする NoC 実装を最適化する Skills Required: デジタルロジック設計の経験アルテラ Agilex™ FPGA デバイスにおける EMIF および / または HBM2E の実装に関する知識 Quartus® Prime開発ソフトウェアの使用経験、および Platform Designer と Interface Planner の知識コースのオーディオが自動的に開始しない場合は、コースのプレーヤーで一時停止を押してから再生します。コースの音声トランスクリプトは、プレーヤーのノートセクションから利用可能です。 If you need assistance with this course, please email fpgatraining@altera.com Reference Course Code: FPGA_ONOCIMPL. FPGA_OJNOCIMPL. <p>コース名: アルテラ Agilex FPGA ネットワーク・オン・チップ (NoC) の概要と実装パート2</p>