アルテラ® Stratix® 10 FPGA L タイルおよび H タイル・トランシーバーの基礎 - Same Course in English: Altera® Stratix® 10 FPGA L- and H-Tile Transceiver Basics 62分アルテラ® Stratix® 10 FPGA には、高性能な FPGA を使用するシステムがもつ広範な I/O 帯域幅要件をサポートするトランシーバーが内蔵されています。このオンラインコースでは、アルテラ® Stratix® 10 FPGA で使用されるトランシーバーの概要を解説し、ニーズがよりカスタマイズされた非標準的なインターフェイスを使用する際の、高性能インターフェイスの構築方法の基礎を紹介します。本コース終了時には、Stratix® 10 FPGA トランスミッターおよびレシーバーのデータパス内の各ブロック、そしてそれらのブロックで高速シリアルリンクにおいてデータ転送を確実に実行する方法を理解できるようになります。コースの目的アルテラ® Stratix® 10 FPGA 高速シリアル・トランシーバーの送受信パス内にある各ブロックについての理解を深めることができます高速シリアル・インターフェイスのサポートに使用される各トランシーバー・ブロックの役割が説明できるようになります必要なスキルデジタルロジック設計についての知識 FPGA アーキテクチャーについての一般的な概念の理解このコースについてサポートが必要な場合は、 fpgatraining@altera.com までメールでお問い合わせください。 Reference Course Code: FPGA_OJS101115. FPGA_OJS101115. <p>アルテラ Stratix 10 FPGA L タイルおよび H タイル・トランシーバーの基礎</p>