アルテラ® Agilex™ デバイスのメモリー・インターフェイスのオンチップデバッグ - Same Course in English: On-Chip Debugging of Memory Interfaces in Altera® Agilex™ 7 FPGAs F- & I-Series 45分本トレーニングは、全 4 部から構成されるトレーニングのパート 4 です。アルテラ® Agilex™ デバイスでは、まったく新しい高性能アーキテクチャーが導入され、一部のデバイスで最大 3.2Gbps で実行される DDR4 などの外部メモリー・インターフェイスを実装します。このパート 4 では、 EMIF Debug Toolkit および新しくなった Traffic Generator 2.0 について説明します。Debug Toolkit では、JTAG 接続やソフトウェア制御により、キャリブレーションやメモリー・インターフェイスで使用可能なマージンなどのランタイム情報を提供します。Traffic Generator では、カスタムのデータパターンを作成してメモリーに送信し、キャリブレーション後のテストを行うことができます。従来のデバイスとは実装が異なるため、このトレーニングでは、複数のメモリー・インターフェイスを含むデザインでこれらのツールを使用するために必要なことについても説明します。コースの目的 EMIF Debug Toolkit を用いてメモリー・インターフェイスのオンチップ・デバッグを実行する Traffic Generator 2.0 を使用してテスト用カスタム・トラフィック・パターンを生成する複数のメモリー・インターフェイスをもつデザインをコンフィグレーションして、EMIF Debug Toolkit や Traffic Generator 2.0 と一緒に動作させる必要なスキルデジタル・ロジック・デザインの予備知識メモリー・インターフェイスの基本知識アルテラ® Quartus® Prime 開発ソフトウェアの知識前提条件の一覧にあるトレーニング・クラスのいずれかを受講することによるアルテラ FPGA デバイスのメモリー・インターフェイスに関する知識このコースについてサポートが必要な場合は、 fpgatraining@altera.com までメールでお問い合わせください。 Reference Course Code: FPGA_OJAGMEM104. FPGA_OJAGMEM104. <p>アルテラ Agilex デバイスのメモリー・インターフェイスのオンチップデバッグ </p>