渐进式编译入门 - Same Course in English: Introduction to Incremental Compilation in the Altera® Quartus® Prime Standard Edition Software 152分钟 >您将学习怎样通过使用Quartus® II 软件11.1 版的渐进式编译功能，保持设计性能不变，从而缩短编译时间。在培训课程最后，您将学会使用设计物理分区中的LogicLock™区。您还能够确定何时使用渐进式编译功能，怎样建立设计分层，完成源代码，以支持渐进式编译，以及怎样将设计划分成逻辑设计分区。您还可以在自上而下和自下而上设计流程中应用渐进式编译方法。课程目标在设计的物理分区中建立并管理LogicLock区建立并管理良好的设计分区确定您的下一设计是否应使用渐进式编译功能建立并进行渐进式编译在自上而下和自下而上的设计流程中使用渐进式编译功能在基于团队的设计流程中，建立带有约束的顶层工程生成设计分区脚本导出底层设计，将其导入到顶层设计中所需技能数字逻辑设计背景知识熟悉Quartus II 软件的使用如果您需要本课程的帮助，请发送电子邮件至 fpgatraining@altera.com 。 Reference Course Code: FPGA_OCDSW1136. FPGA_OCDSW1136. <p>渐进式编译入门</p>