ARMベースSoC向けハードウェア・デザイン・フロー - Same Course in English: Hardware Design Flow for Altera® SoC FPGAs 53分 このコースはハードウェアおよびファームウェア・エンジニアを対象とし、アルテラのシステム・オン・チップ （SoC） に搭載されたARM® Cortex-A9 ハード・プロセッシング・システム （HPS） の実装に必要となるハードウェアのデザイン・フローを解説します。本コースでは、SoC システムのデザインおよび検証に必要なツールならびにその方法について解説します。本コースを通して、アルテラ SoC デバイスを使用したシステムの実装に必要な要件を紹介します。 コースの目的 Quartus II および Qsys を使用したSoCシステムの作成 HPS と交信するカスタム・コンポーネントの作成に必要な手順の理解 提供の各BFMを使用して、コンポーネントあるいはシステムの機能シミュレーションを実行する際に必要な手順の知識 システム・コンソールを使用したSoCのデバッグ FPGA 対応ソフトウェアのデバッグ実行の目的と要件 コース 前提条件 FPGAに関する知識は必須ではありませんが、あると理解が深まります このコースについてサポートが必要な場合は、 fpgatraining@altera.com までメールでお問い合わせください。 Reference Course Code: FPGA_OJSOC1000. FPGA_OJSOC1000. <p>ARMベースSoC向けハードウェア・デザイン・フロー</p> - 2025-12-28