Generation 10デバイスにおけるメモリ・インタフェースIPのオンチップ・デバッグ - Same Course in English: On-Chip Debugging of Memory Interfaces IP in Altera® FPGA Devices 22分本コースは、アルテラが新しく提供するArria® 10およびStratix® 10といったGeneration 10デバイスにおけるメモリ・インタフェースについて紹介する4番目のモジュールとなります。本トレーニングを通して、最大2.6Gbpsで動作可能なDDR4を含む外部メモリ・インタフェースの実装に向けた全く新しい高性能なアーキテクチャについて紹介します。本トレーニングのパート4では、EMIFツールキットとオンチップ・デバッグ・ツールキットの使用方法について説明します。以前のデバイスの場合と同様に、このようなツールキットは、キャリブレーションの際にJTAG接続あるいはソフトウェア制御を介してランタイム情報およびメモリ・インタフェース内で使用可能なマージンについての情報を提供します。以前のデバイスと比べ、Generation 10のメモリ・アーキテクチャにはいくつか変更点が含まれます。本トレーニングでは、複数のメモリ・インタフェースを含むデザインでEMIFツールキットやオンチップ・デバッグ・ツールキットを使用するにあたって不可欠なシステム・デザイン上の変更点についても説明します。コースの目的 EMIFツールキットもしくはオンチップ・デバッグ・ツールキットを使用しGeneration 10メモリ・インタフェースのオンチップ・デバッグを実行 EMIFツールキットやオンチップ・デバッグ・ツールキットを使用するにあたって、複数のメモリ・インタフェースを持つデザインのコンフィギュレーション方法コース前提条件デジタル・ロジック・デザインについての理解メモリ・インタフェースの基礎知識 Quartus II開発ソフトウェアの使用経験アルテラのデバイスに搭載されたメモリ・インタフェースについての一定の知識このコースについてサポートが必要な場合は、 fpgatraining@altera.com までメールでお問い合わせください。 Reference Course Code: FPGA_OJMEM1124. FPGA_OJMEM1124. <p>Generation 10デバイスにおけるメモリ・インタフェースIPのオンチップ・デバッグ</p>